|
龙芯税控SOC系统芯片和IP
简介：
该芯片基于GB/T 18240系列标准，集成精简的32位“龙芯1号”及外围接口控制模块，可广泛应用于税控机、彩票机、POS机、VoIP HUB、家庭媒体网关等应用领域。龙芯税控SOC系统芯片以“龙芯1号”RISC CPU核作为MCU，采用OHB(On-chip High performance Bus)＋OPB(On-chip Peripheral Bus)为片上总线，集成的其余IP模块如下表所示：
税控SoC中集成的IP模块（除MCU外）
|
序号 |
IP名称 |
功能 |
总线接口 |
|
1 |
SDRAM控制器 |
支持SDRAM颗粒作为系统主存 |
OHB |
|
2 |
ROM/Flash控制接口 |
支持Flash作为电子盘 |
|
3 |
LCD Driver |
驱动营业员的液晶显示屏 |
|
4 |
10/100Mbps MAC |
支持网络报税 |
|
5 |
USB 1.1 OHCI |
支持USB的电子扫描枪与电子秤（2个端口） |
|
6 |
SPI |
支持客户VFD屏 |
OPB |
|
7 |
PS/2 |
分别支持PS/2的键盘与鼠标 |
|
8 |
UART |
支持串口设备（3个端口），如外接Modem |
|
9 |
ISO 7816 |
支持税控/用户/税务管理IC卡 |
|
10 |
Timer |
作为系统资源 |
|
11 |
Watchdog |
系统死机时自动复位 |
|
12 |
中断控制器 |
支持外部与内部中断 |
|
13 |
GPIO |
支持扩展外设 |
主要技术指标：
精简的“龙芯1”CPU核：32位 RISC 龙芯1号CPU，五级指令流水，4K指令Cache与4K数据Cache，EJTAG在线调试
片上OHB总线支持：猝发式传输，分离事务，单拍总线主移交，单时钟边沿操作
片上OPB总线支持：不支持猝发式传输；在外围总线处于非激活状态时，接口没有功耗；片上64K字节的SRAM
SDRAM支持：最大支持256MB；兼容PC 100/133，工作频率与系统总线的时钟同频；支持顺序（Sequential）访问；字节使能访问
支持通过本地ROM或Flash引导系统：最大支持64MB；支持以块为单位的写、擦除；低功耗设计考虑
LCD 驱动：彩色/单色/灰度LCD面板；支持单/双扫描显示；片上64K SRAM或系统内存作为显存；专用DMA视频数据通道
10/100Mbps MAC：全双工支持；10/100 Mbps自适应
USB 1.1：兼容OHCI；支持低速(1.5Mbps)与全速(12Mbps)两种模式；内置DMA通道
串行外围接口（SPI）：可配置主从模式；双缓冲接收器
PS/2接口：支持PS/2键盘接口和鼠标接口
UART接口：仅工作在FIFO方式；在寄存器与功能上兼容NS16550A
ISO7816：半双工操作；13位波特率选择；1/16 bit-time噪声检测
中断控制器：支持软件设置中断；支持电平与边沿触发；支持中断屏蔽与使能
GPIO：多达48位，支持位操作
定时器：16位计数器及计数器始化寄存器，可选择自由计时或倒计时
看门狗：16比特计数器及初始化寄存器；低功耗模式暂停功能
其它：片上时钟管理；芯片复位配置支持；芯片掉电管理
|
